#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07142258 A

(43) Date of publication of application: 02 . 06 . 95

(51) Int. Cl H01F 21/12

(21) Application number: 05311276
(22) Date of filing: 17 . 11 . 93

(71) Applicant: IKEDA TAKESHI OKAMURA SUSUMU


(72) Inventor: IKEDA TAKESHI OKAMURA SUSUMU
OKAMURA SUSUMU
OKAMURA SUSUMU
OKAMOTO AKIRA

## (54) INDUCTANCE-VARIABLE ELEMENT

### (57) Abstract:

PURPOSE: To provide an inductance-variable element which can change inductance under control from the outside, has a simple constitution and can be formed integrably with a semiconductor component such as an integrated circuit or the like.

CONSTITUTION: An inductance-variable element 100 is constituted in such a way that a spiral electrode 10, in about 2.5 turns, which is formed on the surface of an n-Si substrate 32 via an insulating layer 30 and switches 16, 24 which are used to short-circuit individual circumferential parts of the spiral electrode 10 are included. Both ends of the spiral electrode 10 are used as input/output electrodes 12, 14 which have a wide-width shape. When only either the switch 14 is set to an ON state, the element becomes a coil, in about 1.5 turns, in which the outermost circumferential part or the inner circumferential part of the spiral electrode 10 becomes invalid. When both switches 16, 24 are set to an ON state, the element becomes a coil in about 0.5 turns.







## (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

## (11)特許出願公開番号

特開平7-142258 (43)公開日 平成7年(1995)6月2日

(51)Int.Cl. 6

識別記号

FΙ

H01F 21/12 7135-5E

審査請求 未請求 請求項の数5 FD (全14頁)

(21)出願番号 特願平5~311276 (71)出願人 390026192 池田 毅 (22)出頭日 東京都大田区山王 2 - 5 - 6 - 213 平成5年(1993)11月17日 (71)出願人 393029398 岡村 進 東京都渋谷区広尾4丁月1番12-1305号 (72)発明者 池田 毅 東京都大田区山王 2-5-6-213 (72)発明者 岡村 進 東京都渋谷区広尾4丁目1番12-1305号 (72)発明者 岡本 明 埼玉県上尾市緑丘4丁目7-17 (74)代理人 弁理士 布施 行夫 (外2名)


## (54)【発明の名称】インダクタンス可変素子

#### (57)【要約】

体部品と一体的に形成することが可能なインダクタンス可変素子を提供すること。
【構成】 インダクタンス可変素子100は、n-Si基板32の表面に絶縁層30を介して形成された約2.5ターンのスパイラル電極10と、このスパイラル電極10の合周回部分を短絡するためのスイッチ16,24とを含んで構成されており、スパイラル電極10の両がが幅広形状を有する入出力電極12,14となっている。スイッチ16あるいはスイッチ24のいずれか一方のみをオン状態にすると、スパイラル電極10の場外周部分あるいは内周部分が無効となった約1.5ターンのコイルとなる。両方のスイッチ16,24をオン状態に

すると、約0.5ターンのコイルとなる。

【目的】 外部からの制御によりインダクタンスを変更 することができ、構造が単純であり、集積回路等の半導



## 【特許請求の範囲】

【請求項1】 全体としてあるいは個々が周回形状を有 する複数のインダクタ用導体と、

前記複数のインダクタ用導体を分離あるいは接続する1 つあるいは複数のスイッチと、

を備え、前記複数のインダクタ用導体のいずれかを単独 で、あるいは組み合わせて用いることを特徴とするイン ダクタンス可変素子。

【請求項2】 請求項1において、

全体として周回形状を有する前記複数のインダクタ用導 10 体の両端近傍に設けられた2つの入出力端子をさらに含

前記スイッチを切り替えることにより、前記2つの入出 力端子間に存在する前記複数のインダクタ用導体の数を 切り替えて、前記2つの入出力端子間のインダクタンス を変更することを特徴とするインダクタンス可変素子。 【請求項3】 請求項1において、

前記複数のインダクタ用導体は半導体基板上に絶縁層を 介して形成されており、

前記スイッチは、前記半導体基板の一部に形成されてお 20 り、2つの拡散領域のそれぞれが異なる前記複数のイン ダクタ用導体の一部に接続された電界効果トランジスタ であり、

前記半導体基板上に前記複数のインダクタ用導体と前記 スイッチとが一体的に形成されたことを特徴とするイン ダクタンス可変素子。

【請求項4】 請求項3において、

前記スイッチを構成する電界効果トランジスタは、nチ ャネルトランジスタと、pチャネルトランジスタとを並 列に接続したトランスミッションゲートであることを特 30 徴とするインダクタンス可変素子。

【請求項5】 請求項3または4のいずれかにおいて、 前記半導体基板上に前記スイッチと前記インダクタ用導 体とを形成した後に、この半導体基板の全表面に化学液 相法により絶縁膜を形成し、この絶縁膜の一部をエッチ ングあるいはレーザ光照射によって除去して孔をあけ、 その孔を半田で表面に盛り上がる程度に封じることによ り端子付けを行なうことを特徴とするインダクタンス可

【発明の詳細な説明】

変索子。 [0001]

【産業上の利用分野】本発明は、半導体装置等に組み込 まれて、あるいは単体で使用される所定のインダクタン スを有するインダクタンス可変素子に関する。 [0002]

【従来の技術】近年の電子技術の発達に伴い、電子回路 は各種分野において幅広く用いられており、特に半導体 製造技術の進歩に伴って集積度が飛躍的に向上したLS I等が一般的になりつつある。

【0003】このようなLSIを初めとする集稽回路に 50 【0010】請求項4の発明は、請求項3の発明におい

おいて、MOS・FETやバイポーラトランジスタある いはダイオード等の半導体部品が多数形成されており、 この他にもpn接合を利用したコンデンサや半導体内の 少数キャリアの密度によって特性が決定される抵抗等が 組み込まれている。したがって、このような集積回路で はほとんど部品を外付けすることなく内部の個々の素子 のみからなる大規模な回路が構成されている。

[0004]

【発明が解決しようとする課題】ところで、上述した従 来の集積回路は、ほとんどの素子を含んで内部回路を構 成できるようになっているが、コイルのみは外付けする ようになっていた。しかも、このコイルが有するインダ クタンスはコイルの形状によって決定されるため、必要 に応じて適宜変更するといったことが不可能であった。 例えば、インダクタンスを可変に設定するものとして は、コイルの内部に出入れする磁芯を有するものが知ら れているが、インダクタンスを変えようとすると、この 磁芯の位置をずらす必要があり、構造が複雑となるため 電子回路の一部として使用するには不向きである。

【0005】そこで、本発明はこのような点に鑑みて創 作されたものであり、その目的は、外部からの制御によ りインダクタンスを変更することができ、構造が単純な インダクタンス可変素子を提供することにある。

【0006】また、本発明の他の目的は、集積回路等の 半導体部品と一体的に形成することが可能なインダクタ ンス可変索子を提供することにある。

[0007]

【課題を解決するための手段】上述した課題を解決する ために、請求項1の発明は、全体としてあるいは個々が 周回形状を有する複数のインダクタ用導体と、前配複数 のインダクタ用導体を分離あるいは接続する1つあるい は複数のスイッチと、を備え、前記複数のインダクタ用 導体のいずれかを単独で、あるいは組み合わせて用いる ことを特徴とする。

【0008】請求項2の発明は、請求項1の発明におい て、全体として周回形状を有する前記複数のインダクタ 用導体の両端近傍に設けられた2つの入出力端子をさら に含み、前記スイッチを切り替えることにより、前記2 つの入出力端子間に存在する前記複数のインダクタ用導 40 体の数を切り替えて、前記2つの入出力端子間のインダ クタンスを変更することを特徴とする。

【0009】請求項3の発明は、請求項1の発明におい て、前記複数のインダクタ用導体は半導体基板上に絶縁 層を介して形成されており、前記スイッチは、前記半導 体基板の一部に形成されており、2つの拡散領域のそれ それが異なる前記複数のインダクタ用導体の一部に接続 された電界効果トランジスタであり、前記半導体基板上 に前記複数のインダクタ用導体と前記スイッチとが一体 的に形成されたことを特徴とする。

【0011】請求項5の発明は、請求項3または4のいずれかの発明において、前記半導体基板上に前記スイッチと前記イングクタ用導体とを形成した後に、ごの半導体基板の全表面に化学液相法により絶縁膜を形成し、この絶縁膜の一部をエッチングあるいはレーザ光照射によって除去して孔をあけ、その孔を半田で表面に盛り上が 10 程度に封じることにより端子付けを行なうことを特徴とする。

## [0012]

ことができる。

を特徴とする。

【作用】請求項1のインダクタンス可変素子は、複数のインダクタ用導体を有しており、これら各導体をスイッチによって接続あるいは分離して用いるものである。また、これら各インダクタ用導体は、全体としてあるいは個々が周回形状を有しており、スイッチの切り替えによってこれら各インダクタ用導体の接続状態を変更することにより、全体としてのインダクタンスがこの接続状態 20に応じて切り替わることになる。

[0013] 請求項1の発明によれば、スイッチを操作 することにより複数のインダクタ用導体の接続状態を切 り替え、これによりインダクタンスの変更が可能とな ス

【0014】また、請求項2のインダクタンス可変案子は、上述した複数のインダクタ用導体の同端近傍に2つの入出力端子を有しており、スイッチを切り替えることによりこれら2つの入出力端子間に接続されるインダクタ用導体の数が切り替わる。したがつて、使用する入出 30 力端子を固定したまま、楽子のインダクタンスのみを変えることが可能となる。

【0015】また、請求項3のインダクタンス可変素子は、上述したインダクタ用導体を半導体基板上に絶縁層を介して形成しており、しかも上述したスイッチをこの半導体基板の一部に拡散領域を設けた電界効果トランジスタによって形成している。したがって、この電界効果トランジスタのゲートに印加する電圧を変えることにより、インダクタ用導体間の接続および分離が行われる。【0016】請求項3の発明によれば、半導体基板にイ 40メクタ用導体とスイッチとが形成されるため、構造が単純であり、しかもこのインダクタンス可変素子を集積 個路やトランジスケ等の半導体部品と一体的に形成する

【0017】また、請求項4のインダクタンス可変索子は、上述した電界効果トランジスタを n チャネルトラン ジスタと p チャネルトランシスタとを並列接続したトランスミッションゲートとしており、これによりソースあいはドレインとして機能する拡散領域とゲートとの電位差に依存することなく常に安定して低抵抗なスイッチ

ング動作を行うことができる。

(0018]また、請求項5のインダクタンス可変素子は、上述したインダクタンス可変素子を半導体基板上に 形成した後に化学液相法により全表面に絶縁膜を形成する。その後、この絶縁膜の一部にエッチングやレーザメ 照射により孔をあけ、この孔に半田を盛ることにより端 子付けが行われる。したがって、表面実装型の素子を簡 単に製造することができ、表面実装型とすることにより この素子の組み付け作業も容易となる。

## [0019]

【実施例】以下、本発明を適用した一実施例のインダク タンス可変素子について図面を参照しながら具体的に説 明する。

#### 【0020】第1実施例

図1は、本発明を適用した第1実施例のインダクタンス 可変素子の平面図である。また、図2は図1のインダク タンス可変素子内のスイッチの近傍の部分的拡大図であ る。

【0021】これらの図に示すように、本実施例のインダクタンス可変素子100は、半導体基板である n型シリコン基板 (n-Si基板)32の表面に絶縁層30を介して形成されたスパイラル電極10と、このスパイラル電極10の名周回部分を短続するためのスイッチ16、24とを含んで輸成されている。

【0022】スパイラル電極10は、約2.5ターンの 添参き形状を有しており、その両端部分が他の周回部分 よりも幅広形状を有している。この両端部分の幅広部の 一方(外周側)が入出力電極12、他方(内周側)が入 出力電極14となっている。

【0023】このスパイラル電極10は、例えばアルミニウムや飼等の金属材料で形成されるが、ポリシリコン等の半導体材料で形成するようにしてもよい。

【0024】スイッチ16は、スパイラル電極10の最外周部分と外周側から2番目の周回部分とを部分的に短 終するためのものであり、総練周30の表面に形成された段付きの長方形形状を有するゲート電極18と、n-Si基板32の表面付近であってゲート電極18に一部が重なるように形成されている2つの拡散領域20,2 2とから構成されている2

【0025】このゲート電極18は、上述したスパイラル電極10と同様に例えばアルミニウムや網等の金属材料やポリシリコン等の半導体材料を用いて形成される。また、拡散領域20,22のそれぞれは、p形不純物を熱拡散あるいはイオン打ち込みにより、n-Si基板20の一部に注入することにより形成されており、一方が電界効果トランジスタのソースに、他方がドレインに相当するものである。

ンスミッションゲートとしており、これによりソースあ 【0026】これら2つの拡戦競域20,22は、ゲー るいはドレインとして機能する拡散領域とゲートとの電 位差に依存することなく常に安定して低抵抗なスイッチ 50 おり、ゲート電極18と所定の負の電圧を印加すること により、p形のチャネルが形成されると、このチャネル によって相互に導通状態となる。しかも、一方の拡散領 域20はスパイラル電極10の最外周部分の一部に接続 されており、他方の拡散領域22は外側から2番目の周 回部分の一部に接続されているため、2つの拡散領域2 0,22間が導通状態になると、スパイラル電極10の 最外周部分と2番目の周回部分とが部分的に短絡状態と なる。

【0027】同様に、スイッチ24は、スパイラル電極 10の外周側から2番目の周回部分と最も内側にある周 10 回部分とを部分的に短絡するためのものであり、絶縁層 30の表面に形成された段付きの長方形形状を有するゲ ート電極26と、n-Si基板32の表面付近であって ゲート電極26に一部が重なるように形成されている2 つの拡散領域22,28とから構成されている。

【0028】拡散領域28は、他の拡散領域20,22 と同様に、p形不純物を熱拡散あるいはイオン打ち込み によりn-Si基板32の一部に注入することにより形 成されており、拡散領域22,28の一方が電界効果ト ランジスタのソースに、他方がドレインに相当するもの 20

【0029】これら2つの拡散領域22,28は、ゲー ト電極26に対応する部分を挟んで隣接して配置されて おり、ゲート電極26に所定の負の電圧を印加すること により、p形のチャネルが形成されると、このチャネル によって相互に導通状態となる。しかも、一方の拡散領 域22は外側から2番目の周回部分の一部に接続されて おり、他方の拡散領域28は最も内間にある周回部分の 一部に接続されているため、2つの拡散領域22,28 間が導通状態になると、スパイラル電極10の最内層部 30 分と2番目の周回部分とが部分的に短絡状態となる。

【0030】図3は、図2のB-B線断面を示す図であ る。同図に示すように、n-Si基板32の表面付近で あって、スパイラル電極10の各周回部分の一部に対応 する位置に p形の拡散領域 20,22,28 が形成され ている。また、これら拡散領域20,22,28のそれ それの間を埋めるように絶縁層30を挟んでゲート電極 18,26が形成されており、これらのゲート電極1 8,26と絶縁層30とn-Si基板32とによってM IS (金属-絶縁体-半導体) 構造あるいはMOS (金 40 属一酸化物一半導体)構造が形成されている。

【0031】したがって、一方のゲート電板18の近傍 の構造に着目すると、2つの拡散領域20,22のそれ ぞれがソースあるいはドレインとして機能する電界効果 トランジスタが形成され、この電界効果トランジスタが スイッチ16として機能することになる。 すなわち、ゲ ート電極18に所定の負の電圧を印加すると、このゲー ト電極18に対向するn-Si基板32の表面付近にp 型のチャネル34が形成され、このチャネル34によっ 所定のスイッチング動作が行われる。

【0032】同様に、他方のゲート電極26の近傍の構 造に着目すると、2つの拡散領域22,28のそれぞれ がソースあるいはドレインとして機能する電界効果トラ ンジスタが形成され、この電界効果トランジスタがスイ ッチ24として機能することになり、所定のスイッチン グ動作が行われる。

【0033】このように、本実施例のインダクタンス可 変素子100は、ゲート電板18に所定の負の電圧を印 加してスイッチ16をオン状態とすることにより、図1 に示したスパイラル電極10の最外間部分と外側から2 番目の周回部分とを部分的に短絡することができる。し たがって、一方のゲート電板18のみに所定の負の電圧 を印加した場合には、スパイラル電極10の最外周に位 置する1ターン部分を無効とすることができ、全体とし て約1.5ターンの素子として使用することができる。 【0034】同様に、ゲート電極26に所定の電圧を印 加してスイッチ24をオン状態とすることにより、2番 めの周回部分と最も内側に位置する周回部分とを部分的 に短絡することができる。したがって、他方のゲート電 極26のみに所定の負の電圧を印加した場合には、スパ イラル電極10のほぼ内周側に位置する1ターン部分を 無効とすることができ、全体として約1.5ターンのコ イルとして使用することができる。なお、スイッチ1 6,24のいずれか一方のみをオン状態とした場合に約 1. 5ターンのコイルとなる点は変わりはないが、無効 となる部分が異なっているため、全体としてのインダク タンスは同一ではなく、使用目的に応じて使い分ければ

【0035】また、2つのゲート電極16,18の両方 に対して所定の負の電圧を印加してスイッチ16,24 の両方をオン状態としたた場合には、スパイラル電板1 0の3つの周回部分の全てが相互に領絡状態となるた め、スイッチ16より外側部分とスイッチ24より内側 部分とを合わせた約0.5ターンのコイルとなり、イン ダクタンス成分をほとんど取り除くことができる。

【0036】したがって、必要に応じてゲート電極1 8,26に所定の電圧を印加してスイッチ16,24を オン状態とすることにより、全体として2.5ターン, 1. 5ターン, 0. 5ターンのコイルを使い分けること ができ、ターン数を変えることによりインダクタンスも 可変に制御することが可能となる。

【0037】特に、外部から見れば2つの入出力電板1 2,14間のインダクタンスが可変に制御可能な素子と なるため、このインダクタンス可変素子100を回路の 一部に接続し、その後ゲート電極18,26に対して外 部から所定の電圧を印加することにより、任意にインダ クタンスを変えることができるため、従来の特性値が問 定的であるコイルとは異なる使い方も可能となる。例え て2つの拡散領域20,22の間が導通状態となって、50 ば、複数の送受信周波数が予め決まった同調回路を作る

場合には、この複数の送受信周波数に対応したインダク タンスを有するようにスパイラル電極10の短絡位置を 決めて、この位置にゲート電極18等および拡散領域2 0等を形成すればよい。

【0038】また、本実施例のインダクタンス可変素子 100は、n-Si基板32上に一般的な半導体製造技 術 (特にMOS技術) を用いて製造することができるた め、小型化および大量生産が容易となる。また、同一基 板内に他のFETやパイポーラトランジスタ等の半導体 部品を形成することも可能であり、このような場合には 10 集積回路等の半導体部品と本実施例のインダクタンス可 変素子100とを同一基板上に一体成形することができ る。これにより、従来はコイルを外付けしていたスイッ チイングレギュレータ等をコイルを内蔵した形で作るこ ともできることになる。

【0039】また、本実施例のインダクタンス可変素子 100は、磁芯等の可動部分を有していないため、構造 が単純であり、回路の一部に組み込む場合に適してい

#### [0040]第2実施例

次に、本発明の第2実施例のインダクタンス可変素子に ついて、図面を参照しながら具体的に説明する。

【0041】上述した第1実施例のインダクタンス可変 索子100は、渦巻き形状を有するスパイラル電極10 の一部を電界効果トランジスタによって形成されるスイ ッチ16,24により短絡することにより、2つの入出 力電極12,14間のインダクタンスを可変に制御する ものであり、この短絡によって一重あるいは二重の閉ル ープが形成される。これに対し、本実施例のインダクタ ンス可変素子200は、短絡時の閉ループの形成を防止 30 した点に特徴がある。

【0042】図4は、本発明を適用した第2実施例のイ ンダクタンス可変素子の平面図である。また、図5は図 3に示したインダクタンス可変素子のスイッチの近傍の 部分的拡大図である。

【0043】これらの図に示すように、本実施例のイン ダクタンス可変素子200は、n-Si基板32の表面 に絶縁層30を介して約2.5ターンの渦巻き形状を有 するスパイラル電極10が形成されている。また、この スパイラル電極10は、全体として渦巻き形状を有する 40 3つの分割スパイラル電板10-1、10-2、10-3により構成されており、この点が第1実施例と異なっ ている。

【0044】また、分割スパイラル銀極10-1と10 -2の間には、これら2つの分割スパイラル電板10-1と10-2とを直列に接続あるいは分離するためのス イッチ40が配置されている。同様に、分割スパイラル 電極10-2と10-3の間には、これら2つの分割ス パイラル電極10-2と10-3とを直列に接続あるい がって、これらスイッチ40、46がともにオン状態と なったときに初めて、3つの分割スパイラル電極10-1~10-3が1本のインダクタ用導体として機能し、 全体として約2.5ターンのコイルとなる。

【0045】上述したスイッチ40は、分割スパイラル 電極10-1と10-2との間に形成された段付きの長 方形形状を有するゲート電極42と、n-Si基板32 の表面の一部に形成されており、一部が分割スパイラル 電極10-1と10-2のそれぞれの一部に接続された 2つの拡散領域20,44とによって構成されている。 このスイッチ40は、拡散領域20、44のそれぞれが ソースあるいはドレインとして機能する電界効果トラン ジスタであり、ゲート電極42に所定の負の電圧を印加 することにより、2つの拡散領域20、44の間にチャ ネルが形成されてこのスイッチ40がオン状態となる。 【0046】同様に、スイッチ46は、分割スパイラル 電極10-2と10-3との間に形成された段付きの長 方形形状を有するゲート電極48と、n-Si基板32 の表面の一部に形成されており、一部が分割スパイラル 20 電極10-2と10-3のそれぞれの一部に接続された 2つの拡散領域22,50とによって構成されている。 このスイッチ46は、拡散領域22、50のそれぞれが ソースあるいはドレインとして機能する電界効果トラン ジスタであり、ゲート電極48に所定の負の電圧を印加 することにより、2つの拡散領域22,50の間にチャ ネルが形成されてこのスイッチ46がオン状態となる。 【0047】図6は、本実施例のインダクタ可変素子2 00の部分的断面図である。同図 (A) は、図5のA-A線断面図であり、第1実施例において図3に示した断 面構造と基本的に変わりはない。また、図6(B)は図 5のB-B線断面図であり、ゲート電極42に所定の負 の電圧を印加することにより、2つの拡散領域20,4 4の間にチャネル52が形成される。

【0048】このように、本実施例のインダクタンス可 変素子200は、スパイラル電極10の一部を短絡する ための2つのスイッチ16,24に加えて、スパイラル 電板10を構成する各分割スパイラル電板10-1~1 0-3のそれぞれを直列に接続あるいは分離するための スイッチ40、46を有している。

【0049】そして、スイッチ16のみをオン状態にし てスパイラル電極10の最外周部分と外側から2番目の 周回部分とを短絡して、入出力電極12、14間に約 1.5ターンのコイルを形成する際には、スイッチ40 をオフ状態にして、分割スパイラル電極10-2の一方 端を切り離し、この分割スパイラル電極10-2による 閉ループの形成を防止する。

【0050】同様に、スイッチ24のみをオン状態にし てスパイラル電極10の外側から2番目の周回部分と最 内周部分とを短絡して、入出力電極12,14間に約 は分離するためのスイッチ46が配置されている。した 50 1.5ターンのコイルを形成する際には、スイッチ46 をオフ状態にして、分割スパイラル電極10-3の一方 端を切り離し、この分割スパイラル電極10-3による 閉ループの形成を防止する。

【0051】なお、上述した2つの場合はともに約1. 5ターンのコイルとなるが、どの分割スパイラル電極を 使用するかにより発生する磁束密度に若干の相違が生じ るため、2つの入出力端子12,14間のインダクタン スも若干異なることになる。

【0052】また、スイッチ16,24の両方をオン状態にしてスパイラル電板10の各周回部分を相互に短絡10して、入出力電板12,14間に約0.59〜カーコールを形成する際には、スイッチ40,46の両方をオフ状態にして、分割スパイラル電板10-2,10-3による閉ループの形成を前げする。

【0053】また、スイッチ16,24の両方をオフ状態にして各分割スパイラル電極10-1~10-3のそれぞれを直列に接続して、入出力電極12,14間に約2.59-ンのコイルを形成する際には、スイッチ40,46の両方をオン状態にすればよい。

【0055】また、本実施例のイングクタンス可変素子 200は、スパイラル電極10を部分的に短絡させる際 に、コイルとして使用されない分割スパイラル電極の 方端をスイッチ40、46により切り離すことができ る。これにより不要な閉ループの形成を防止することが でき、截束の発生にともなって不要な閉ループ電流が生 しることを防止することができる。

【0056】なお、このインダクタンス可変素子200 を一般的な半導体製造技術を用いて製造できる点や、これに伴い小型化および大量生産が可能である点等については上途した第1実施例と同じである。

## 【0057】第3実施例

次に、本発明の第3実施例のインダクタンス可変素子に ついて、図面を参照しながら具体的に説明する。

【0058】上述した第1および第2実施例のインダク タンス可変素子100,200は、渦巻き形状のスパイ ラル電極10の各周回部分を部分的に知格させることに よりターン数が変更される。これに対し、本実施例のイ ンダクタンス可変素子300は、周回部分を短絡させる ことなくターン数の変更を行う点に特徴がある。

【0059】図7は、本発明を適用した第3実施例のインダクタンス可変案子の平面図である。また、図8は図7に示したインダクタンス可変案子のスイッチの近傍の部分的拡大図である。

[0060] これらの図に示すように、本実施例のイン ゲクタンス可変索子300は、n-Si基板32の表面 に絶縁層30を介して形成されたスパイラル電極103 よびライン電極60と、これら2つの電極10,60を 接続するための4つのスイッチ62,68,74,80 とを含んで機成されている。

10

【0061】スパイラル電極10は、約3ターンの議巻を形状を有しており、その外周側の一方端が幅広形状を有する入出力電極12となっている。ライン電極60は、一部が複数の凸形状となった直線部分を有しており、この直線部分がスパイラル電極10の各周回部分と結解層を介して直交するように配置されている。また、このライン電極60の一方端(スパイラル電極10の外周側)は、幅広形状を有する入出力電極14となっている。

【0062】スイッチ62は、スパイラル電極10の最外周部分とライン電極60の一部とを電気的に接続するためのものであり、絶縁第30の表面に形成された段付きの長方形形状を有するゲート電極63と、n-S1基の振うに形成されている2つの拡散領域64,66との時にあるように形成されている2つの拡散領域64,66の間にり形のチャネルが形成されてスイッチ62がオン状態となり、スパイラル電極10の最外周部分とライン電極60とが相互に接続されるようになる。

【0063】同様に、スイッチ68は、スパイラル電極10の外側から2番目の周回部分とライン電極60の一部とを電気的に接続するためのものであり、絶縁層30の表面に形成された段付きの長方形形状を有するゲート電極69と、n-Si基板32の表面付近であってゲート電極69に一部が重なるように形成されているこのゲート電極69に対して所定の負の電圧を印加することによりスイッチ68がオン状態となり、スパイラル電極10の外側から2番目の周回部分とライン電極60とが相互に接続されるようになる。

【0064】スイッチ74は、スパイラル電極10の外側から3番目の周回部分とライン電極60の一部とを電 気的に接続するためのものであり、絶縁図30の表面に形成された段付きの長方形形状を有するゲート電極75と、n-Si基板32の表面付近であってゲート電極75に一部が重なるように形成されている2つの鉱散領域76,78とから構成されている。このゲート電極75に対して所定の負の電圧を印加することによりスイッチ74がオン状態となり、スパイラル電極10の外側から3番目の周回部分とライン電極60とが相互に接続されるようになる。

【0065】スイッチ80は、スパイラル電極10の内 50 側の端部とライン電極60の一部とを電気的に接続する ためのものであり、絶縁層30の表面に形成された段付 きの長方形形状を有するゲート電極81と、n-Si基 板32の表面付近であってゲート電極81に一部が重な るように形成されている2つの拡散領域82.84とか ら構成されている。このゲート電極81に対して所定の 負の電圧を印加することによりスイッチ80がオン状態 となり、スパイラル電極10の内側の端部とライン電極 60とが相互に接続されるようになる。

【0066】図9は、図8のA-A線断面を示す図であ る。同図において、スイッチ62に着目すると、絶縁層 10 近傍の部分的拡大図である。 30上のゲート電極63を挟むようにn-Si基板32 の表面付近に2つの拡散領域64、66が形成されてお り、ゲート電極63に対して所定の負の電圧を印加する ことにより、これら2つの拡散領域64,66の間にチ ャネル86が形成され、所定のスイッチング動作が行わ れる。

【0067】同様に、スイッチ68に着目すると、絶縁 層30上のゲート電極69を挟むようにn-Si基板3 2の表面付近に2つの拡散領域70,72が形成されて ることにより、これら2つの拡散領域70,72の間に チャネル88が形成され、所定のスイッチング動作が行 われる。

【0068】スイッチ74に着目すると、絶級層30上 のゲート電極75を挟むようにn-Si基板32の表面 付近に2つの拡散領域76,78が形成されており、ゲ ート電極75に対して所定の負の電圧を印加することに より、これら2つの拡散領域76,78の間にチャネル 90が形成され、所定のスイッチング動作が行われる。 【0069】スイッチ80に着目すると、絶縁層30上 30 のゲート電極81を挟むようにn-Si基板32の表面 付近に2つの拡散領域82、84が形成されており、ゲ ート電極81に対して所定の負の電圧を印加することに より、これら2つの拡散領域82、84の間にチャネル 92が形成され、所定のスイッチング動作が行われる。 【0070】このように、本実施例のインダクタンス可 変素子300は、スイッチ80のみをオン状態としたと きには、2つの入出力電極12.14の間にある約3夕 ーンのコイルが有効に機能する。また、スイッチ74の みをオン状態としたときには約2ターンのコイルが有効 40 に機能し、スイッチ68のみをオン状態としたときには 約1ターンのコイルが有効に機能する。さらに、スイッ チ62のみをオン状態としたときには周回形状を有する コイルは形成されず、インダクタンスが非常に小さな素 子となる。従って、所定の電圧を印加するゲート電極を 変えることにより、2つの入出力電極12、14に接続 されるコイルのターン数を変えることができ、これによ りインダクタンスも可変に設定することができる。

【0071】なお、このインダクタンス可変素子300 を一般的な半導体製造技術を用いて製造できる点や、こ 50 に、入出力電極116と118との間に周回電極112

れに伴い小型化および大量生産が可能である点等につい ては上述した第1実施例や第2実施例と同じである。 【0072】その他の実施例

次に、本発明のその他の実施例に係るインダクタンス可 変素子について、図面を参照しながら具体的に説明す

【0073】図10は、本発明を適用した第4実施例の インダクタンス可変素子の平面図である。また、図11 は図10に示したインダクタンス可変素子のスイッチの

【0074】これらの図に示すように、本実施例のイン ダクタンス可変素子400は、ほぼ1ターンの周回形状 を有する2つの周回電極110,112と、これらの接 続あるいは分離を行うための2つのスイッチ122、1 30とを含んで構成されている。

【0075】周回電極110の一方端は、幅広形状を有 する入出力電極114となっており、他方端はスイッチ 122を介して周回電極112に接続されるとともに、 その一部が入出力電極118に向け分岐した形状となっ おり、ゲート電極69に対して所定の負の電圧を印加す 20 ている。また、周回電極112の一方端は、幅広形状を 有する入出力電極120となっており、他方端は上述し たようにスイッチ122を介して周回電極110に接続 されるとともに、スイッチ130を介して入出力電極1 16に接続されている。

> 【0076】スイッチ122は、2つの周回電板110 と112とを接続するためのものであり、絶縁層30の 表面に形成された段付きの長方形形状を有するゲート電 極124と、n-Si基板32の表面付近であって絶縁 層30を介してゲート電極124に一部が重なるように 形成されている2つの拡散領域126、128とから構 成されており、ゲート電極124に対して所定の負の電 圧を印加することによりオン状態となる。

【0077】また、スイッチ130は、一方の周回電極 112と入出力電極116とを接続するためのものであ り、絶縁層30の表面に形成された段付きの長方形形状 を有するゲート電極132と、n-Si基板32の表面 付近であって絶縁層30を介してゲート電板132に一 部が重なるように形成されている2つの拡散循域13 4,136とから構成されており、ゲート電極132に 対して所定の負の電圧を印加することによりオン状態と

【0078】このように、本実施例のインダクタンス可 変素子400は、スイッチ122のみをオン状態とした ときには、2つの周回電極110、112が接続され、 入出力電極114と120との間に約2ターンのコイル が形成される。また、スイッチ130をオン状態にする とともにスイッチ122をオフ状態としたときには、入 出力電極114と120との間に周回電極110によっ て形成される約1ターンのコイルが形成されるととも

14

によって形成される約1ターンのコイルが形成される。 【0079】従って、スイッチ122,130のオンオブ状態を切り替えることにより、全体として約2ターンのコイルを必要に応じて分割して使用することができる。しかも、各入出力電極間のインダクタンスは、その間に形成されるコイルのターン数やとの周回電極を使用したかによって変わるため、使用する入出力端子を必要に応じて選択することにより、インダクタンス可変案子400を複数のインダクタンスを有する素子として使用することができる。

【0080】なお、上述したインタクタンス可変素子400は、全体として約2ターンのコイルが形成されるようにしたが、このターン飲を増やすととにもスイッチおよび入出力種極を増やすことができる。また、複数の周回電極を同心状に配置する必要はなく、隣接した周回電極を接続あるいは分離してもよい。

【0081】図12は、本発明を適用した第5実施例の インダクタンス可変素子の平面図である。また、図13 は図12に示したインダクタンス可変素子のスイッチ近20 傍の部分的拡大図である。

【0082】本実施例のインダクタンス可変素子500 は、図1及び図2に示したインダクタンス可変素子10 0のスイッチ部分の特性を改善した点に特徴がある。-般に、電界効果トランジスタのオン抵抗は、ソース・ゲ ート間の電位差に依存し、この電位差が小さくなるにし たがってソース・ドレイン間のオン抵抗が急激に増大す る傾向がある。このため、入出力電極12あるいは14 から入力される信号の電圧レベルがゲート電極18,2 6に印加されるゲート電圧に近づく場合には、2つの入 30 わりはない。 出力電極12,14間の抵抗が高くなるため信号の減衰 が生じる。本実施例のインダクタンス可変素子500 は、上述したオン抵抗の急激な上昇を防ぐために、pチ ャネルのFETとnチャネルのFETとを並列に接続し たトランスミッションゲートを用いてスイッチング動作 を行っている。 【0083】図12及び図13に示すように、本実施例

のインダクタンス可変素子500は、図1等に示したインダクタンス可変素子500は、図1等に示したインダクタンス可変素子100に対して、nチャネルのFETからなる2つのスイッチ140,148を追加した40構成を有している。これら2つのスイッチ140,148は、n-Si基板32の一部に形成されたpウェル138の表面付近に形成されている。

【0084】スイッチ140は、スイッチ16と並列に 接続されて、スパイラル電極10の最外周部分と外側か ら2番目の周回部分とを部分的に短縮するためのもので あり、スイッチ16のゲート電極18,拡散領域20, 2のそれぞれに対応して、ゲート電極142,拡散領域144, 拡散領域20,

【0085】スイッチ140のゲート電極142には、50 インダクタンス可変素子の平面図である。

スイッチ16のゲート電極18に印加される電圧と極性のみが異なる所定の正の電圧が印加され、このとき2つの拡散領域144,146間に70のチャネルが形成されて導通状態となる。なお、実際にゲート電極18と142とに極性が異なる電圧を同時に印加する電圧の組み合わせを反対にして、pウェル138とゲート電極142とに印加するようにすればよい。
[0086] 同様に、スイッチ148は、スイッチ24

10 と並列に接続されて、スパイラル電極10の外側から2 番目の周回部分と最内周部分とを部分的に短絡するため のものであり、スイッチ24のゲート電極26,拡散領域22,28のそれぞれた対応じて、ゲート電極14 8,拡散領域146,152が設けられている。 【0087】スイッチ148のゲート電極150には、 スイッチ24のゲート電極26に印加される電圧と極性 のみが異なる所定の正の電圧が印加され、このとき2つ の拡散領域146,152間に N形のチャネルが形成さ

れて導通状態となる。

【0088】図14は、本実施例のインダクタンス可変 素子500の部分的断面図である。同図(A)は、図1 3のA-A線断面図であり、n-Si基板32の一部 (表面付近)に形成されたpウェル138に、ゲート電 極142,拡散領域144,146からなるnチャネル FETのスイッチ140と、ゲート電極150,拡散領 域146,152からなるnチャネルFETのスイッチ 48との両方が形成されている状態が示されている。 また、図14(B)は図13のB-B線新面図であり、第1実施例において図3に示した新面構造と基本的に変

(0089) このように、スイッチ16と140とを並 列接続して(あるいはスイッチ24と148とを並列接続して(あるいはスイッチ24と148とを並列接続して)トランスミッションゲートとして使用すること により、例えば入出力種を12あるいは14に入力される信号の電圧レベルが一方のスイッチ16のゲート電圧を近いた場合には、他方のスイッチ140のゲート電圧を12に可加されるゲート電圧から返ざかることだちり、スイッチ16と140とからなる並列回路全体のオン抵抗は低くなる。反対

0 に、入力信号の電圧レベルが他方のスイッチ140のゲート電極142に印加されるゲート電圧に近づいた場合 には、一方のスイッチ16のゲート電極18に印加されるゲート電圧から選ざかることになり、スイッチ16と140とからなる並列回路全体のオン抵抗は低くなる。 [0090] このように、トランスミッションゲートを用いることにより常に安定したオン抵抗となり、インダクタンス可変素子500の特性も安定させることができる。

【0091】図15は、本発明を適用した第6実施例の 0 インダクタンス可変素子の平面図である。

【0092】本実施例のインダクタンス可変素子600 は、図1に示したインダクタンス可変素子100のスイ ッチ16、24のそれぞれをスパイラル電極10間の隙 間に沿って延ばした点に特徴がある。すなわち、一方の スイッチ16に着目すると、ゲート電極18、拡散領域 20,22のそれぞれをスパイラル電極10の約1/4 ターン分の長さに延長している。同様に、他方のスイッ チ24に着目すると、ゲート電極26,拡散領域22, 28のそれぞれをスパイラル電極10の約1/4ターン 分の長さに延長している。

【0093】このように、スイッチ16,24の周回方 向の長さを長く設定することにより、オン抵抗を飛躍的 に低減することが可能であり、スイッチ16、24を介 して信号の入出力を行った際の信号レベルの減衰を実質 上無視できる程度にまで抑えることができる。

【0094】図16は、化学液相法を用いて端子付けを 行う場合の概略を示す図であり、図1のA-A線拡大断 面が示されている。

【0095】図16に示すように、インダクタンス可変 切り離されたチップ (索子) の全表面に化学液相法によ り絶縁膜としてシリコン酸化膜160を形成する。その 後、エッチングにより入出力電極12,14およびゲー ト電極18、26上のシリコン酸化膜160を除去して 孔をあけ、その孔を半田162で表面に盛り上がる程度 に封じることにより、突出した半田162をプリント配 線基板のランド等と直接接触させることができるので、 表面実装に際して好都合である。

【0096】なお、素子表面の保護膜に、合成樹脂等の 他の絶縁材料を使用してもよく、保護膜の穿孔にレーザ 30 光線を利用してもよい。

【0097】なお、本発明は上記各実施例に限定される ものではなく、本発明の要旨の範囲内で種々の変形実施 が可能である。

【0098】例えば、上述した各実施例のインダクタン ス可変素子は、n-Si基板32上に1つの素子を形成 する場合を説明したが、同一あるいは異なる種類のイン ダクタンス可変素子を同一のn-Si基板32上に複数 個同時に形成した後にそれぞれを分離し、その後入出力 電極やゲート電極に端子付けを行うようにしてもよい。 【0099】また、上述した各実施例のインダクタンス 可変素子は、半導体基板上に形成される点は一般のトラ ンジスタ等と同じであるため、各実施例のインダクタン ス可変素子をLSI等の同路の一部として形成するよう にしてもよい。

【0100】また、上述した各実施例のインダクタンス 可変素子は、インダクタンスを可変に設定する際に電界 効果トランジスタを用いているため、必ずオン抵抗があ り、このオン抵抗は温度依存性がある。従って、このオ 可変素子の内部あるいは外部に正温度係数サーミスタ (PTC) や負温度係数サーミスタ (NTC) を接続す るようにしてもよい。

【0101】また、スイッチとして電界効果トランジス・ タ以外の索子、例えばバイポーラトランジスタ等を使用 するようにしてもよい。

【0102】また、図15に示したインダクタンス可変 索子600は、ゲート電極18、26等の長さを延長し て約1/4ターン分の長さとしたが、これを約1ターン 10 分の長さにまで延長するようにしてもよい。この場合に は、各スイッチ16,24のオン抵抗をさらに低くする ことができるとともに、各スイッチ16、24をオン状 態としたときに生じる閉ループを完全になくすことがで

【0103】また、上述した各実施例のインダクタンス 可変素子は単独で用いる場合を例に取り説明したが、各 実施例のインダクタンス可変素子に渦巻き形状の電極を 対向するように、あるいはほぼ平行に配置することによ り、各インダクタンス可変素子のスパイラル電板10と 素子100を含む半導体基板を切り離した後に、個々に 20 追加した渦巻き形状の電極との間にキャパシタが分布定 数的に成形されるIC素子とすることもできる。

> 【0104】また、上述した各実施例のインダクタンス 可変素子は、渦巻き形状のスパイラル電極10のターン 数を実質的に可変に制御することによりインダクタンス を変える場合を例に取り説明したが、入出力する信号の 周波数帯域を高周波に限った場合には、スパイラル電極 の形状を渦巻き形状以外の形状、例えば波形形状等の任 意の蛇行形状とし、隣接する電極を短絡するようにして もよい。高周波信号に対しては、このような形状とした 場合にも所定のインダクタンスを有するとともに、この インダクタンスを可変に制御することが可能となる。 [0105]

【発明の効果】このように、請求項1の発明によれば、 スイッチにより複数のインダクタ用導体の接続状態を切 り替え、これによりインダクタンスの変更が可能とな

【0106】また、請求項2の発明によれば、上述した 複数のインダクタ用導体の両端近傍に2つの入出力端子 を有しており、スイッチを切り替えることによりこれら 40 2つの入出力端子間に接続されるインダクタ用導体の数 が切り替わる。したがって、使用する入出力端子を固定 したまま、索子のインダクタンスのみを変えることが可 能となる。

【0107】また、請求項3の発明によれば、上述した インダクタ用導体を半導体基板上に絶縁層を介して形成 しており、しかも上述したスイッチをこの半導体基板の 一部に拡散領域を設けた電界効果トランジスタによって 形成している。したがって、この電界効果トランジスタ のゲートに印加する電圧を変えることにより、インダク ン抵抗の温度依存性を補正するために、インダクタンス 50 夕用導体間の接続および分離を行うことができる。特

17

に、半導体基板にインダクタ用導体とスイッチとが形成 されるため、構造が単純であり、しかも索子を集積回路 やトランジスタ等の半導体部品と一体的に形成すること ができる。

【0108】また、請求項4の発明によれば、上述した 電界効果トランジスタをnチャネルトランジスタとpチ ャネルトランジスタとを並列接続したトランスミッショ ンゲートとしており、これによりソースあるいはドレイ ンとして機能する拡散領域とゲートとの電位差に依存す ることなく常に安定して低抵抗なスイッチング動作を行 10 大図である。 うわせることができる。

【0109】また、請求項5の発明によれば、上述した インダクタンス可変素子を半導体基板上に形成した後に 化学液相法により全表面に絶縁膜を形成する。その後、 この絶縁膜の一部にエッチングやレーザ光照射により孔 をあけ、この孔に半田を盛ることにより端子付けが行わ れる。したがって、表面実装型の素子を簡単に製造する ことができ、表面実装型とすることによりこの素子の組 み付け作業も容易となる。

【図面の簡単な説明】

【図1】本発明を適用した第1実施例のインダクタンス 可変素子の平面図である。

【図2】図1のインダクタンス可変素子の部分的拡大図 である。

【図3】図2のB-B線断面図である。

【図4】本発明を適用した第2実施例のインダクタンス 可変素子の平面図である。

【図5】図4のインダクタンス可変素子の部分的拡大図 である。

18 【図6】図5のA-A線及びB-B線断面図である。

【図7】本発明を適用した第3実施例のインダクタンス 可変素子の平面図である。

【図8】図7のインダクタンス可変素子の部分的拡大図 である。

【図9】図8のA-A線断面図である。

【図10】本発明を適用した第4実施例のインダクタン

ス可変素子の平面図である。 【図11】図10のインダクタンス可変素子の部分的拡

【図12】本発明を適用した第5実施例のインダクタン ス可変素子の平面図である。

【図13】図12のインダクタンス可変素子の部分的拡

大図である。 【図14】図13のA-A線及びB-B線断面図であ

【図15】本発明を適用した第6実施例のインダクタン

ス可変素子の平面図である。 【図16】化学液相法を用いて端子付けを行う場合の説

20 明図である。 【符号の説明】

10 スパイラル電極

12,14 入出力電極

16,24 スイッチ


18,26 ゲート電極

20, 22, 28 拡散領域


30 絶縁層


32 n-Si基板


[図3]





【図11】














[図14]

